This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年12月19日

出願番号 Application Number:

特願2000-385530

出 願 人 Applicant(s):


セイコーエプソン株式会社



2001年 9月10日

特 許 庁 長 官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

J0082039

【提出日】

平成12年12月19日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/22

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

宝玉 充

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100093388

【弁理士】

【氏名又は名称】

鈴木 喜三郎

【連絡先】

0266-52-3139

【選任した代理人】

【識別番号】

100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【選任した代理人】

【識別番号】

100107261

【弁理士】

【氏名又は名称】

須澤

【手数料の表示】

【予納台帳番号】

013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9711684

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0.6 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.084 μ m以上0.094 μ m以下であり、上記SOI膜の不純物濃度が7.95 \times 10¹⁷/cm³以上8.05 \times 10¹⁷/cm³以下であることを特徴とする半導体装置。

【請求項2】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0.6 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.089 μ m以上0.099 μ m以下であり、上記SOI膜の不純物濃度が8.95×10¹⁷/cm³以上9.05×10¹⁷/cm³以下であることを特徴とする半導体装置。

【請求項3】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0. 6 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.093 μ m以上0.103 μ m以下であり、上記SOI膜の不純物濃度が0.095×10¹⁸/cm³以上1.005×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項4】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0. 6 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.096 μ m以上0.106 μ m以下であり、上記SOI膜の不純物濃度が1.095×10¹⁸/cm³以上1.105×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項5】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

2

を具備し、

0.6 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.100μm以上0.110μm以下であり、上記SOI膜の不純物濃度が1.195×10¹⁸/cm³以上1.205×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項6】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0. 8 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.068 μ m以上0.078 μ m以下であり、上記SOI膜の不純物濃度が7.95×10¹⁷/cm³以上8.05×10¹⁷/cm³以下であることを特徴とする半導体装置。

【請求項7】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0.8 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.074 μ m以上0.084 μ m以下であり、上記SOI膜の不純物濃度が8.95 \times 10¹⁷/cm³以上9.05 \times 10¹⁷/cm³以下であることを特徴とする半導体装置。

【請求項8】 СMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0.8 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.078 μ m以上0.088 μ m以下であり、上記SOI膜の不純物濃度が0.095×10¹⁸/cm³以上1.005×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項9】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0.8 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.083 μ m以上0.093 μ m以下であり、上記SOI膜の不純物濃度が1.095×10¹⁸/cm³以上1.105×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項10】 СMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

0.8 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.087 μ m以上0.097 μ m以下であり、上記SOI膜の不純物濃度が1.195×10¹⁸/cm³以上1.205×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項11】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

1. 0 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.057 μ m以上0.067 μ m以下であり、上記SOI膜の不純物濃度が7.95 \times 10¹⁷/cm³以上8.05 \times 10¹⁷/cm³以下であることを特徴とする半導体装置。

【請求項12】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

O V の電源電圧を用いた場合、

上記SOI膜の厚さが0.063 μ m以上0.073 μ m以下であり、上記S

O I 膜の不純物濃度が 8. 9 5 × 1 0 $^{1.7}$ / c m 3 以上 9. 0 5 × 1 0 $^{1.7}$ / c m 3 以下であることを特徴とする半導体装置。

【請求項13】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

1. 0 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.068 μ m以上0.078 μ m以下であり、上記SOI膜の不純物濃度が0.095×10¹⁸/cm³以上1.005×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項14】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

1.0 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.072 μ m以上0.082 μ m以下であり、上記SOI膜の不純物濃度が1.095×10¹⁸/cm³以上1.105×10¹⁸/cm³以下であることを特徴とする半導体装置。

【請求項15】 CMOSインバータ回路に用いる半導体装置であって、

半導体基板上に形成された絶縁膜と、

この絶縁膜上に形成された単結晶SiからなるSOI膜と、

このSOI膜上に形成されたゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲート電極と、

SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、

を具備し、

1.0 Vの電源電圧を用いた場合、

上記SOI膜の厚さが0.076 μ m以上0.086 μ m以下であり、上記SOI膜の不純物濃度が1.195×10¹⁸/cm³以上1.205×10¹⁸/cm³以下であることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ボディー浮遊操作の部分空乏型SOI-CMOSFETを用いたC MOSインバータ回路に適用する半導体装置に関する。

[0002]

【従来の技術】

以下、従来の半導体装置について説明する。

従来の半導体装置としては、部分空乏型SOI (Silicon On Insulator) - C MOSFETを用いたСМОSインバータ回路が挙げられる。しかし、このСМ ОSインバータ回路には、インバータ遅延時間に見られる基板浮遊効果に由来する入力信号のデューティー・サイクル依存性の問題がある。

[0003]

この問題を解決する方法として、次の3つの半導体装置が考えられる。

第1の半導体装置としては、基板浮遊効果が見られない完全空乏型SOI-C MOSFETを用いることである。また、第2の半導体装置としては、基板浮遊効果を抑制するために、ボディーに端子を設け、その電位をソース電位に固定するというボディー・タイド・トゥー・ソース操作を行った半導体装置を用いることである。また、第3の半導体装置としては、基板浮遊効果を抑制するために、ボディーに端子を設け、その電位をゲート電位に固定するというボディー・タイ

ド・トゥー・ゲート操作を行った半導体装置を用いることである。

[0004]

【発明が解決しようとする課題】

しかしながら、第1の半導体装置を用いた場合は、短チャネル効果(閾値電圧の低下及びサブスレッショルド係数の増加)を抑制するために、SOI層を極端に薄膜化する必要がある。このようなSOI層の薄膜化を制御することは非常に困難であり、またSOI層の極端な薄膜化に伴って電気特性の制御性が悪くなると共に、ソース/ドレイン領域の接触抵抗が増大するという問題が発生する。従って、第1の半導体装置を用いることは得策ではない。

[0005]

また、第2の半導体装置を用いた場合は、ボディーに端子を設ける必要があるので、一素子当りの面積が増加するという問題が発生する。従って、第2の半導体装置を用いることも決して得策ではない。

[0006]

また、第3の半導体装置を用いた場合は、一素子当りの面積が増加するだけでなく、ゲート容量も増加してしまう。従って、第3の半導体装置を用いることも必ずしも得策とは言えない。

[0007]

以上の事から結局のところ、ボディー浮遊操作の部分空乏型SOI-CMOS FETを用いて、インバータ遅延時間に見られる基板浮遊効果に由来する入力信 号のデューティー・サイクル依存性の問題を解決することが求められる。

[0008]

本発明は上記のような事情を考慮してなされたものであり、その目的は、デューティー・サイクル依存性の問題を解消した半導体装置を提供することにある。

[0009]

【課題を解決するための手段】

上記課題を解決するため、本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成された

ゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.6Vの電源電圧を用いた場合、上記SOI膜の厚さが0.084 μ m以上0.094 μ m以下であり、上記SOI 膜の不純物濃度が 7.95×10^{17} / c m 3 以上 8.05×10^{17} / c m 3 以下であることを特徴とする。

[0010]

上記半導体装置によれば、SOI膜の膜厚、SOI膜の不純物濃度、電源電圧を調整することにより、OUT-HIGH (IN-LOW) 状態及びOUT-LOW (IN-HIGH) 状態の両バイアス条件における定常状態のボディー多数キャリアの総量がほぼ等しくなるように制御する。同制御によって、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題が解消されることは、文献: A Wei et al., "Minimizing Floating Body-Induced Threshold Voltage Variation in Partially Depleted SOI CMOS," IEEE Electron Device Lett., vol.17,p.391,Aug.1996.に詳しく論じられている。

[0011]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.6Vの電源電圧を用いた場合、上記SOI膜の厚さが 0.089μ m以上 0.099μ m以下であり、上記SOI膜の不純物濃度が $8.95\times10^{17}/cm^3$ 以上 9.05×10^{1} 7/cm3以下であることを特徴とする。

[0012]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、O.6Vの電源電圧を用い

た場合、上記SOI膜の厚さが0.093 μ m以上0.103 μ m以下であり、上記SOI膜の不純物濃度が0.095×10¹⁸/cm³以上1.005×10¹⁸/cm³以下であることを特徴とする。

[0013]

[0014]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.6Vの電源電圧を用いた場合、上記SOI膜の厚さが0.100μm以上0.110μm以下であり、上記SOI膜の不純物濃度が1.195×10¹⁸/cm³以上1.205×10¹⁸/cm³以下であることを特徴とする。

[0015]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.8Vの電源電圧を用いた場合、上記SOI膜の厚さが 0.068μ m以上 0.078μ m以下であり、上記SOI膜の不純物濃度が 7.95×10^{17} /cm 3 以上 8.05×10^{1}

 7 /cm 3 以下であることを特徴とする。

[0016]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.8Vの電源電圧を用いた場合、上記SOI膜の厚さが 0.074μ m以上 0.084μ m以下であり、上記SOI膜の不純物濃度が 8.95×10^{17} /cm 3 以上 9.05×10^{1} 7/cm 3 以下であることを特徴とする。

[0017]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.8Vの電源電圧を用いた場合、上記SOI膜の厚さが 0.078μ m以上 0.088μ m以下であり、上記SOI膜の不純物濃度が 0.095×10^{18} /cm 3 以下であることを特徴とする。

[0018]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.8 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.083 μ m以上0.093 μ m以下であり、上記SOI膜の不純物濃度が1.095×10 18 /cm 3 以下であることを特徴とする。

[0019]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、0.8Vの電源電圧を用いた場合、上記SOI膜の厚さが 0.087μ m以上 0.097μ m以下であり、上記SOI膜の不純物濃度が $1.195\times10^{18}/cm^3$ 以上 $1.205\times10^{18}/cm^3$ 以下であることを特徴とする。

[0020]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1.0 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.057μm以上0.067μm以下であり、上記SOI膜の不純物濃度が7.95×10¹⁷/cm³以上8.05×10¹⁷/cm³以下であることを特徴とする。

[0021]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1.0 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.063 μ m以上0.073 μ m以下であり、上記SOI膜の不純物濃度が8.95×10¹⁷/cm³以上9.05×10¹

[0022]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶S

i からなる S O I 膜と、この S O I 膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、 S O I 膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1.0 V の電源電圧を用いた場合、上記 S O I 膜の厚さが 0.068 μ m以上 0.078 μ m以下であり、上記 S O I 膜の不純物濃度が 0.095×10 18 /cm 3 以上 1.005×10 18 /cm 3 以下であることを特徴とする。

[0023]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1.0 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.072μm以上0.082μm以下であり、上記SOI膜の不純物濃度が1.095×10 18 /cm 3 以下であることを特徴とする。

[0024]

本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、半導体基板上に形成された絶縁膜と、この絶縁膜上に形成された単結晶SiからなるSOI膜と、このSOI膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、SOI膜のソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層と、を具備し、1.0 Vの電源電圧を用いた場合、上記SOI膜の厚さが0.076μm以上0.086μm以下であり、上記SOI膜の不純物濃度が1.195×10¹⁸/cm³以上1.205×10¹⁸/cm³以下であることを特徴とする。

[0025]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態について説明する。

図1は、本発明の実施の形態による半導体装置を示す断面図である。この半導体装置は、CMOSインバータ回路に用いる部分空乏型SOI-CMOSFET

である。

[0026]

半導体装置はシリコン基板1を有し、このシリコン基板1上にはBOX層(絶縁膜)2が形成されている。このBOX層2上には厚さT_{SOI}の単結晶SiからなるSOI膜(ボディー)3が形成されている。このSOI膜3上にはゲート酸化膜4が形成されており、このゲート酸化膜4上にはゲート電極5が形成されている。SOI膜3において、LDD (lightly doped drain) 領域には低濃度の不純物拡散層6が形成されており、ソース/ドレイン領域にはソース/ドレイン領域の拡散層7,8が形成されている。また、シリコン基板1下にはバックゲート電極9が形成されている。

[0027]

上記部分空乏型SOI-CMOSFETを用いて、インバータ遅延時間に見られる基板浮遊効果に由来する入力信号のデューティー・サイクル依存性の問題を解決する方法としては、SOI膜の膜厚、SOI膜(ボディー)の不純物濃度分布、電源電圧Vddを調整することにより、OUT-HIGH(IN-LOW)状態及びOUT-LOW(IN-HIGH)状態の両バイアス条件における定常状態のボディー多数キャリアの総量がほぼ等しくなるように制御する方法を採用する。同制御によって、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題が解消されることは、文献:A Wei et al., "Minimizing Floating Body-Induced Threshold Voltage Variation in Partially Depleted SOI CMOS," IEEE Electron Device Lett., vol.17,p.391,Aug.1996.に詳しく論じられている。

[0028]

次に、SOI膜の膜厚、SOI膜(ボディー)の不純物濃度分布、電源電圧V ddそれぞれの具体的な調整について説明する。

[0029]

2次元デバイス解析により、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性に関して、SOI膜の厚みを最適化するシミュレーションを行った。

[0030]

2次元デバイス解析に用いた部分空乏型SOI-MOSFETの構造パラメータは以下の通りである。

ゲート長: 0. 18μm

ゲート側壁幅: 0. 0 7 μm

ソース/ドレイン/LDDの不純物拡散長: 0. 04μm

SOIの厚み T_{SOI} : 0.06 μ m、0.065 μ m、0.07 μ m、0.

 $0.75 \mu \text{ m}$, 0. $0.8 \mu \text{ m}$, 0. $0.85 \mu \text{ m}$, 0. $0.9 \mu \text{ m}$, 0. $0.95 \mu \text{ m}$,

0. 1μ m, 0. 105μ m, 0. 11μ m, 0. 115μ m, 又は, 0. 12

ゲート酸化膜の厚み: 0. 004 μ m

BOX層(埋込み酸化膜)の厚み: 0. 4 μ m

シリコン基板の厚み: 0. 4μm

LDDの接合深さ T_{LDD} : 0.07 μ m

ボディーの不純物濃度(空間的に均一に分布しているものとする): $8 \times 10^{17} / \text{cm}^3$ 、 $9 \times 10^{17} / \text{cm}^3$ 、 $1 \times 10^{18} / \text{cm}^3$ 、 $1.1 \times 10^1 / \text{cm}^3$ 、 $1.2 \times 10^{18} / \text{cm}^3$

ソース/ドレイン領域の不純物濃度の最大値: 5×10^{20} / cm^3

LDDの不純物濃度の最大値: 1×10¹⁹/cm³

シリコン基板の不純物濃度: 5×10¹⁴/cm³

なお、電源電圧 V dd t 0. t 0

[0031]

解析はキャリアの流れを電場に比例するドリフト項と濃度勾配に比例する拡散項の和で表すドリフトー拡散模型に依った。電子・正孔の両キャリアをあらわに取扱い、Auger再結合に併せて、不純物濃度に依存するSRH (Shockley-Read Hall) 再結合及びバンドギャップ狭まり効果を考慮した。SRH再結合のパラメータはデフォルト値: τn=τp=0.1μsecを用いた。キャリア濃度はBoltzmann統計で評価した。不純物は全てイオン化しているものとした。尚、低電源電圧を想定してインパクト・イオン化及びバンド間トンネリングは考慮しなかった。また、キャリアエネルギー釣り合い方程式及び格子熱流方程式は考慮

しなかった。

[0032]

次に、2次元デバイス解析結果について説明する。

OUT-HIGH及びOUT-LOWの両デバイス条件における定常状態のボディー多数キャリアの総量を計算した。尚、デバイス解析は2次元で行っており、ボディー多数キャリアの総量はチャネル幅:wで規格化したものとなっている(単位は1/μm)。計算結果を図2~図4に示す。

[0033]

図 2 は、電源電圧を 0、 6 V と 0、ボディーの不純物濃度を振った場合、 S O I 膜の膜厚 T S O I とボディー部の多数キャリア量の関係を 0 UT-HIGH状態と 0 UT-LOW状態について示すグラフである。

[0034]

[0035]

図3は、電源電圧を0.8Vとし、ボディーの不純物濃度を振った場合、SO I 膜の膜厚 T_{SOI} とボディー部の多数キャリア量の関係をOUT-HIGH状態とOUT-LOW状態について示すグラフである。

[0036]

参照符号 2 1 は、ボディーの不純物濃度が 8×1 0 1 7 $^{\prime}$ $^{\prime$

[0037]

図4は、電源電圧を1.0 Vとし、ボディーの不純物濃度を振った場合、SOI 膜の膜厚 T_{SOI} とボディー部の多数キャリア量の関係をOUT-HIGH状態とOUT-LOW状態について示すグラフである。

[0038]

参照符号 3 1 は、ボディーの不純物濃度が 8×10^{17} / c m 3 でOUT-HIGH状態のものである。参照符号 3 2 は、ボディーの不純物濃度が 8×10^{17} / c m 3 でOUT-LOW状態のものである。参照符号 3 3 は、ボディーの不純物濃度が 9×10^{17} / c m 3 でOUT-HIGH状態のものである。参照符号 3 4 は、ボディーの不純物濃度が 9×10^{17} / c m 3 でOUT-LOW状態のものである。参照符号 3 5 は、ボディーの不純物濃度が 1×10^{18} / c m 3 でOUT-HIGH状態のものである。参照符号 3 6 は、ボディーの不純物濃度が 1×10^{18} / c m 3 でOUT-LOW状態のものである。参照符号 3 7 は、ボディーの不純物濃度が 1 1×10^{18} / 1×10^{18} /

ーの不純物濃度が 1. 2×10^{18} / c m 3 で OUT-HIGH状態のものである。参照符号 4 0 は、ボディーの不純物濃度が 1. 2×10^{18} / c m 3 で OUT-LOW状態のものである。

[0039]

図2~図4において、同一のボディー部の不純物濃度におけるOUT-HIGH状態とOUT-LOW状態のグラフが互いに重なった点が多数キャリア量が等しくなるところであり、その点がインバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題を回避できるSOI膜の最適な膜厚と言える。この膜厚とボディーの不純物濃度との関係を図5に示す。

[0040]

図5は、図2~図4の結果を線形補間することに依って得られた種々のボディーの不純物濃度及び電源電圧に対するSOI膜の厚みの最適値を示すグラフである。

[0041]

参照符号41は、電源電圧が1.0Vの場合のボディーの不純物濃度とSOI 膜の最適膜厚の関係を示すものである。参照符号42は、電源電圧が0.8Vの 場合のボディーの不純物濃度とSOI膜の最適膜厚の関係を示すものである。参 照符号43は、電源電圧が0.6Vの場合のボディーの不純物濃度とSOI膜の 最適膜厚の関係を示すものである。

[0042]

次に、OUT-HIGH及びOUT-LOWの両バイアス条件における定常状態を初期デバイス内部状態とする過渡伝達特性をそれぞれ解析することによって、過渡閾値電圧を計算した。なお、電源電圧を 0.8 Vとした場合を例にとった。

[0043]

[0044]

この図によれば、両方の線が交差する点が電気的特性である閾値が一致すると

ころであり、その点が最適値である。また、最適なSOI膜の厚みでの過渡閾値電圧に対して±0.5%のマージンをとった場合、およそ±0.005μmのSΟI膜の厚みのばらつきが許されることがわかる。

[0045]

また、図7は、SOI膜の膜厚を0.08 μ mとしたときの、ボディーの不純物濃度と過渡閾値電圧の関係を示すグラフである。参照符号53はOUT-HIGH状態の場合であり、参照符号54はOUT-LOW状態の場合である。

[0046]

この図によれば、両方の線が交差する点が電気的特性である閾値が一致するところであり、その点が最適値である。また、最適なボディーの不純物濃度での過渡閾値電圧に対して \pm 0.5%のマージンをとった場合、およそ \pm 0.05×10 $^{1.7}$ (= \pm 0.005×10 $^{1.8}$)/cm 3 のボディーの不純物濃度のばらつきが許されることがわかる。

[0047]

以上の事から、図1に示す半導体装置において、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題を解決できる最適なSOI膜3の膜厚、ボディー(SOI膜)の不純物濃度、電源電圧Vddは以下の通りである。

[0048]

0.6 Vの電源電圧を用いた場合は、SOI膜の厚さが0.089±0.00 5μ mであり、SOI膜の不純物濃度が $(8\pm0.05)\times10^{17}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.094±0.005 μ mであり、SOI膜の不純物濃度が $(9\pm0.05)\times10^{17}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.098±0.005 μ mであり、SOI膜の不純物濃度が $(1\pm0.005)\times10^{18}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.101±0.005 μ mであり、SOI膜の不純物濃度が $(1.1\pm0.005)\times10^{18}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.101±0.005 μ mであり、SOI膜の不純物濃度が $(1.1\pm0.005)\times10^{18}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.105±0.005 μ mであり、SOI膜の不純物濃度が $(1.2\pm0.005)\times10^{18}/cm^3$ であることが好ましい。

[0049]

0.8 Vの電源電圧を用いた場合は、SOI膜の厚さが0.073±0.00 5μ mであり、SOI膜の不純物濃度が $(8\pm0.05)\times10^{17}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.079±0.005 μ mであり、SOI膜の不純物濃度が $(9\pm0.05)\times10^{17}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.083±0.005 μ mであり、SOI膜の不純物濃度が $(1\pm0.005)\times10^{18}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.088±0.005 μ mであり、SOI膜の不純物濃度が $(1.1\pm0.005)\times10^{18}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.088±0.005 μ mであり、SOI膜の不純物濃度が $(1.1\pm0.005)\times10^{18}/cm^3$ であることが好ましく、また、SOI膜の厚さが0.092±0.005 μ mであり、SOI膜の不純物濃度が $(1.2\pm0.005)\times10^{18}/cm^3$ であることが好ましい。

[0050]

1. 0 Vの電源電圧を用いた場合は、SOI膜の厚さが 0. 0 6 2 ± 0. 0 0 5 μ m で あり、SOI膜の不純物濃度が(8 ± 0. 0 5) × 10 1 7 / c m 3 で あることが好ましく、また、SOI膜の厚さが 0. 0 6 8 ± 0. 0 0 5 μ m で あり、SOI膜の不純物濃度が(9 ± 0. 0 5) × 10 1 7 / c m 3 で あることが好ましく、また、SOI膜の厚さが 0. 0 7 3 ± 0. 0 0 5 μ m で あり、SOI膜の不純物濃度が(1 ± 0. 0 0 5) × 10 1 8 / c m 3 で あることが好ましく、また、SOI膜の厚さが 0. 0 7 7 ± 0. 0 0 5 μ m で あり、SOI膜の不純物濃度が(1. 1 ± 0. 0 0 5) × 10 1 8 / c m 3 で あることが好ましく、また、SOI膜の厚さが 0. 0 8 1 ± 0. 0 0 5 μ m で あり、SOI膜の不純物濃度が(1. 0 2 ± 0. 0 0 5 0 × 10 0 8 1 ± 0. 0 0 5 0 × 10 0 7 0 0 5 0

[0051]

上記実施の形態によれば、バルクCMOSFET以上の短チャネル効果抑制の技術資産を必要とせず、バルクCMOSFETと同程度の電気特性の制御性が期待でき、一素子当りの面積及びゲート容量の増加を伴わず、ボディー浮遊操作の部分空乏型SOI-CMOSFETに特徴的なインバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題を回避することができる。

[0052]

尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能 である。

[0053]

【発明の効果】

以上説明したように本発明によれば、SOI膜の膜厚、SOI膜の不純物濃度、電源電圧を調整することにより、OUT-HIGH (IN-LOW) 状態及びOUT-LOW (IN-HIGH) 状態の両バイアス条件における定常状態のボディー多数キャリアの総量がほぼ等しくなるように制御する。同制御によって、インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題が解消されることは、文献: A Wei et al., "Minimizing Floating Body-Induced Threshold Voltage Variation in Partially Depleted SOI CMOS," IEEE Electron Device Lett., vol.17,p.391,Aug.1996.に詳しく論じられている。

【図面の簡単な説明】

【図1】

本発明の実施の形態による半導体装置を示す断面図である。

【図2】

電源電圧を0.6Vとし、ボディーの不純物濃度を振った場合、SOI 膜の膜 厚 T_{SOI} とボディー部の多数キャリア量の関係をOUT-HIGH状態とOUT-LOW状態 について示すグラフである。

【図3】

電源電圧を0.8Vとし、ボディーの不純物濃度を振った場合、SOI 膜の膜 厚 T_{SOI} とボディー部の多数キャリア量の関係をOUT-HIGH状態とOUT-LOW状態 について示すグラフである。

【図4】

【図5】

図2~図4の結果を線形補間することに依って得られた種々のボディーの不純

物濃度及び電源電圧に対するSOI膜の厚みの最適値を示すグラフである。

【図6】

SOI膜の膜厚と過渡閾値電圧の関係を示すグラフであって、参照符号51はOUT-HIGH状態の場合であり、参照符号52はOUT-LOW状態の場合である。

【図7】

ボディーの不純物濃度と過渡閾値電圧の関係を示すグラフであって、参照符号 5 3 はOUT-HIGH状態の場合であり、参照符号 5 4 はOUT-LOW状態の場合である。

【符号の説明】


- 1…シリコン基板
- 2…BOX層(絶縁膜)
- 3 … S O I 膜
- 4…ゲート酸化膜
- 5…ゲート電極
- 6…低濃度の不純物拡散層
- 7,8…ソース/ドレイン領域の拡散層
- 9…バックゲート電極
- 11,21,31…ボディー不純物濃度8×10¹⁷/cm³、OUT-HIGH状態
- 12, 22, 32…ボディー不純物濃度8×10¹⁷/cm³、OUT-LOW状態
- 13,23,33…ボディー不純物濃度9×10¹⁷/cm³、OUT-HIGH状態
- 14,24,34…ボディー不純物濃度9×10¹⁷/cm³、OUT-LOW状態
- 15, 25, 35…ボディー不純物濃度1×10¹⁸/cm³、OUT-HIGH状態
- 16,26,36…ボディー不純物濃度1×10¹⁸/cm³、OUT-LOW状態
- 17, 27, 37…ボディー不純物濃度1.1×10¹⁸/cm³、OUT-HIGH状態
- 18,28,38…ボディー不純物濃度1.1×10¹⁸/cm³、OUT-LOW状態
- 19,29,39…ボディー不純物濃度1.2×10¹⁸/cm³、OUT-HIGH状態
- 20,30,40…ボディー不純物濃度1.2×10¹⁸/cm³、OUT-LOW状態
- 41…電源電圧が1.0Vの場合のボディー不純物濃度とSOI膜の最適膜厚
- 42…電源電圧が0.8Vの場合のボディー不純物濃度とSOI膜の最適膜厚
- 43…電源電圧が0.6Vの場合のボディー不純物濃度とSOI膜の最適膜厚

- 51, 53…OUT-HIGH状態の場合
- 52, 54 …OUT-LOW状態の場合


【書類名】

図面


【図1】




【図2】




【図3】




【図4】








【図6】



【図7】



【書類名】

要約書

【要約】

【課題】 インバータ遅延時間に見られる入力信号のデューティー・サイクル依存性の問題を解消した半導体装置を提供する。

【解決手段】 本発明に係る半導体装置は、CMOSインバータ回路に用いる半導体装置であって、シリコン基板 1 上に形成されたBOX層 2 と、このBOX層上に形成された単結晶SiからなるSOI膜 3 と、このSOI膜 3 上に形成されたが一ト電極 5 と、SOI膜 3 のソース/ドレイン領域に形成されたソース/ドレイン領域に形成されたソース/ドレイン領域の拡散層 7 8 と、を具備し、0 . 6 Vの電源電圧を用いた場合、上記SOI膜 3 の厚さ T SOI の 1 が 1 の

【選択図】

図 1

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社